# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

19日本国特許庁(JP)

⑩特許出願公開

## 砂公開特許公報(A)

昭62-229976

Int Cl.\*

識別記号

厅内整理番号

四公開 昭和62年(1987)10月8日

H 01 L 29/78 27/08

102

8422-5F 7735-5F

審査請求 未請求 発明の数 2 (全5頁)

9発明の名称

半導体装置およびその製造方法

②特 顧 昭61-71158

❷出 顋 昭61(1986)3月31日

母 明 者

竹之内 直子

川崎市幸区小向東芝町1番地

株式会社東芝総合研究所内

砂発 明 者

辞 田

克 彦

川崎市幸区小向東芝町 1 番地

株式会社東芝総合研究所内

⑪出 顋 人 株式会社東芝

川崎市幸区堀川町72番地

20代 理 人 并理士 鈴江 武彦

外2名

明福

1. 発明の名称

半導体装置およびその製造方法

- 2. 特許請求の範囲
- (1) 複数のMOSFETを集積形成してなる 半導体装置において、MOSFETの対域を ないでは、MOSFETの対域を がは、MOSFETの対域を がは、MOSFETの対域を がは、MOSFETの がいるが、MOSFETの がいるが、MO
- (2) 的記低不純物遺反の拡散層は、ゲート電腦に自己整合されて形成された第1の低散器と、ゲート電腦から所定距離をおいて第1の拡散器とり深く形成された第2の拡散器とからなり、前足器不純物環度の拡散器は前記第2の拡散器内に計算の提出第1項記載の半導体装置。

(3) 半海体経過では、 からは、 ないのは、 ないのは

3. 発明の詳細な説明

[ 発明の目的]

(産業上の利用分野)

本発明は、複数のMOSFETを集積形成してなる半導体装置およびその製造方法に関する。

(従来の改裕)

## 持開昭62-229976 (2)

4) 4) 10

これらの問題を解決するMOSFET構造として従来、第4回或いは第5回に示すものが知られている。これらはロチャネルMOSFETの例である。即ち、ロ型Si基板41を用い、フィールド絶縁機46で分離された鎖域にゲート絶縁機42を介してゲート電橋43が形成され、このゲ

しかし第3回の構造では、高不純物製度のn。型型451。452が直接基板41と接しており、接合破壊を生じ易いという難点がある。特にチャネル長が14m以下の改積MOSFETでは、パンチスルーを防止するために基板の不純物設度を到くする傾向にあり、この接合副圧の低下が大きい問題になる。

一方第4回の構造は、n・型暦451。452がn・型暦441。442内に形成されているため、接合耐圧の点では問題ない。しかし、n・型暦441。442の接合液さが大きいために、パンチスルーが起り易いという姓点がある。

( 足明が解決しようとする問題点)

以上のように従来投棄されているしDD構造では、ソース。ドレインの接合耐圧を十分大きく促ち、しかもパンチスルーを確実に防止することが困難であった。

本見明は上記した点に振みなされたもので、 MOSFETをその若子特性を劣化させることなく数様化することを可能とした半導体数数および

これらのMOSFET構造はLDD(Lightly Doped Drain)構造と呼ばれる。このようにソース・ドレイン拡散器のうちゲート領域器の野野のので型番441.442で構成することにより、チャネル領域の存電の発生の表を小さくし、またドレイン近傍での電野集中を改さくすることができ、上述した問題点をある民政会をすることができる。

その製造方法を提供することを目的とする。 【発明のほ应】

. (同姓点を片決するための手段)

また本発明の方法は上記の如きMOSFETを 形成するに関して、ゲート電視をマスクとして不 権物をドープして低不純物温度の第1の拡放脚を 形成し、次にゲート電極側壁段を認に自己整合的にマスクはを形成して、このマスクがとゲート電極をアスクとして不穏物をドープして低不純物度の第2の拡散器を形成し、更に前記マスクは対象でト電極をマスクとして不穏物をドープして第2の拡散機器回路に高不畅物理度の第3の拡散器を形成する。

#### (作用)。

本見明のMOSFET構造では、ソース。ドレイン領域の拡散器が最近に接する部分は低不純 物器度度であるため、衝突電艦を起こしにくく、 また接合部圧が高いものとなる。また低不純物度 の拡散性が路段構造となっているため、パンチスルー耐圧が改善され、短チャネル効果も抑制され れる。

また本見明の方法によれば、ソース。ドレイン 領域を構成する第1〜第3の拡散器は全て自己整 合的に形成され、微様寸法で優れた特性の いOSFETをもつ振興回路を実現することがで さる。

使化数 1.7 およびゲート電板 1.4 をマスクとして 別えば、加速電圧30KeV、ドーズ量3× 10~3 /cm² の条件でリンをイオン住入して n \* 型票(第2の拡放額)181、182 を形成 する(第2回(C))。更に続けて例えば、加速 君圧40KeV、ドーズ最5×101 \* / cm² の 条件でヒポをイオン注入してn・型路191。 192 (第3の鉱版器)を形成する(第2図 ( d ) )。この後全面の処體化を行って、拡散階 の不純物を活性化する。こうしてゲート領域に自 己雄合された低不純物濃度の残いり「型暦15」。 1.52 と、これらに豊なる低不純物温度の深い n \* 型暦 181 . 182 と、高不畅物濃度で浅い 0 \* 型房 1 9 1 . 1 9 2 とからなるソース。ドレ イン領域が形成される。この後全面をCVD酸化 税20で買い、コンタクトホールを閉口してソー ス選擇21。ドレイン電極22その他の配ೆ種を形 成してMOSFETが完成する(第2図(e))。

この実施例によれば、ソース・ドレイン拡散器のうちゲート領域に扱する部分を低不純物設成の

(実施例)

以下本見明の実施例を説明する。

第1回は一実絶例のMOSFET構造を示し、 第2図(a)~(e)はその製造工程断両図を示・ す。これを製造工程に従って説明すると、先ずp 型Si匹板11にフィールド放化数12を形成し、 素子類域に200人程度のゲート酸化費13を形 成した後、4000人程度のリンを含む多結点シ リコン説によりゲート電極14を形成する。次い でゲート選擇14をマスクとして用いて明えば、 加速電圧15KeV、ドーズ最3×10× ッ/ az の条件でリンをイオン住入してソース。ドレ イン領域にロー型暦(第1の鉱改暦)15)。 152 を形成する(第2因(a))。その授全面 を熟数化して融化膜16を形成した後、シランガ スを用いたCVD法により全面に関化額17を増 預する((D))。そして明えば反応性イオンエ ッチング(RIE)法により全面エッチングして 級化設17をゲート電極14の側型段差部にのみ マスクなとして自己な合的に残囂させる。この技

またこの実施例の方法によれば、3層からなるソース。ドレイン拡散層が全て自己整合的に形成され、関側MOSFETを用いた集積回路の賃租性向上。多銀り向上が図られる。

本兒明は上記実施例に限られるものではない。 例えばソース・ドレイン領域の第1~第3の拡放 層の形成類序は過宜変更することが可能である。 また第1~第3の拡散層の形成条件も、本発明の


旨を造脱しない範囲で変更することができる。 更に実施例ではソース、ドレイン領域の構造を周 ほのものとしたが、衝突電離や接合耐圧が問題に なるのは逆パイアスが印加されるドレイン領域側 であるから、少なくともドレイン領域器にその拡 散時構造を適用すれば周様の効果が得られる。


更に上記支援例ではnチャネルMOSFETの 場合を説明したが、DチャネルMOSFETの 瓊 合は勿論、CMOS構造の場合にも本発明を適用 することが可能である。また本見明における MOSFETは、ゲート絶殺機として無酸化粧を 用いたもの以外に、他の絶縁説例えばシリコン室 化製等を用いたものも含む。


#### [足明の効果]

以上述べたように本発明によれば、従来の LDD保造の問題を解決して、改構MOSFET の接合耐圧およびパンチスルー耐圧を周期に向上 させて、遺類性の高い素子特性を得ることができ

また本兒明の方法によれば、この様な優れた特








M


性の微積MOSFETを簡単に且つ初期性よく。 高い歩船りで実現することができる。 4. 図面の簡単な説明


第1回は本発明の一支施例のMOSFETの新 面構造を示す図、第2図(a)~(e)はその製 選工程を示す新西因、第3回および第4回は従来 のMOSFET調査を示す図である。


11…p型Si路板、12…フィールド絶縁段、 152 … n~ 型書(第1の拡散度)、16 … 熱酸 化段、17-CVD 放化段(マスク材)、18:。 182 一 m~ 型題(第2の拡放機)、191 。 192 ··· n \* 受職(第3の拡散膜)、20 ··· CVD酸化與、21…ソース復情、22…ドレイ ン省積。

### 出票人代理人










第 3 図



第 4 図